fpga.love
EN App
知识库›AMD 社区问答速查›差分LVDS输入时钟QBC引脚布线不可路由警告

差分LVDS输入时钟QBC引脚布线不可路由警告

Vivado 报错与许可社区未闭环原帖 2 个回答 · 1.01K 次浏览|器件:K26 SOM / Ultrascale+ MPSoC(错误码:Route 35-54)

一句话结论:QBC引脚无专用时钟布线,需参考相关帖子尝试非专用时钟布线

现象

偶数LVDS时钟对在实现时报Route 35-54未完全布线严重警告,奇数时钟正常

根因

帖中未明确;回答指出所用为QBC引脚而非GC引脚,QBC无到BUFGCE和MMCM的专用布线

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006yZffuSAC/design-has-1-unroutable-pin-potentially-caused-b

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Route 35-54]
BUFG_O[0] 网络未完全布线

相关资料

该问题涉及的器件系列(点进去看同系列其他踩坑记录):

Zynq UltraScale+ / MPSoC →
route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:LVDS · clock routing · QBC · MMCM

就这个问题继续问 AI → ← 返回 AMD 社区问答速查