封装与引脚约束社区未闭环原帖 1 个回答 · 247 次浏览|器件：ZCU102 / Zynq UltraScale（错误码：Place 30-49）
一句话结论：提问者使用ZCU102的HR bank，询问能否与HP bank IO一起用于SDR接口，帖中未给出结论
布局阶段报错：rx_os_sync_c_p为输出但IOStandard为LVDS_25，该标准仅支持输入
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008nQBSaSAO/place-3049-io-port-rxossynccp-is-an-output-but-a
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
该问题涉及的器件系列（点进去看同系列其他踩坑记录）：
Zynq UltraScale+ / MPSoC →相关标签：LVDS_25 · Place 30-49 · ZCU102 · IOStandard
就这个问题继续问 AI → ← 返回 AMD 社区问答速查