fpga.love

EN App

知识库›AMD 社区问答速查›Place 30-99 SLL cut violation 如何解决？

Place 30-99 SLL cut violation 如何解决？

ILA 在线调试社区未闭环原帖 9 个回答 · 1.23K 次浏览|器件：Vivado（错误码：Place 30-99）

一句话结论：建议通过 floorplan 减少跨 SLR 网络数，具体方法帖中未明确

现象

大型电路实现时 Placer 报 SLL cut violation，跨 SLR 网络数超过可用 SLL 数

根因

帖中未明确

可尝试的处理步骤

参考 UG949 中 Using Hard SLR Floorplan Constraints 章节
使用 floorplan 减少跨 SLR 网络数量
观看 Design Analysis and Floorplanning with Vivado 视频入门

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005ZORKSSA5/place-3099-placer-failed-with-error-sll-cut-viol

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Place 30-99]

Placer 报错无法放置 BUFG 的解决方法

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突 Vivado JTAG配置报错但FPGA编程成功 ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vivado · Place · SLR · Floorplanning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查