fpga.love
EN App
知识库›AMD 社区问答速查›Vivado综合报retiming前向移动失败如何解决

Vivado综合报retiming前向移动失败如何解决

时序与实现已闭环原帖 2 个回答 · 1.81K 次浏览|器件:Vivado(错误码:Common 17-69)

一句话结论:寄存器不足导致retiming失败,可加寄存器或屏蔽告警

现象

综合log大量出现retiming forward move fails告警

根因

前向链路寄存器数目不够,工具腾挪不开,放弃retiming

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006tveYwSAI/retiming-forward-move-fails-for-register-u1i3aaf

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Common 17-69]
Placer 报错无法放置 BUFG 的解决方法

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签:retiming · Vivado · synthesis · set_msg_config

就这个问题继续问 AI → ← 返回 AMD 社区问答速查