fpga.love
EN App
知识库›Vivado 报错词典›Common 17-55

ERROR: [Common 17-55]

SU35P BANK47 DDR4与MIPI共用BYTE导致布线失败

IP 与 Block Design 社区未闭环 Vivado 2024.2.1/2024.2.2 / SU35P-SBVB625

一句话结论：需调整DDR与MIPI的BYTE分配并修正XDC约束

现象

综合通过，布局布线失败，MIG出现route error

根因

DDR占用7个bitslice_control、MIPI占用1个，二者落在同一BYTE引发布线冲突；另有XDC约束object错误

可尝试的处理步骤

结论

需调整DDR与MIPI的BYTE分配并修正XDC约束

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000dLtKp0AK/su35psbvb625器件bank47-hp口放一个x8数…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入Common 17-165 生成比特流时报Common 17-165错误

社区真实案例 1 条

SU35P BANK47 DDR4与MIPI共用BYTE导致布线失败
需调整DDR与MIPI的BYTE分配并修正XDC约束
就这个报错继续问 AI → ← 返回 Vivado 报错词典