ERROR: [Opt 31-377]

JTAG-AXI IP 在 Vivado 2021.2 中报 BRAM CLOCK_DOMAINS 错误怎么办？

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2021.2 / 2022.1，JTAG-AXI IP

一句话结论：修改 CLOCK_DOMAINS 后仍报新错误，问题未解决，等待官方更新

现象

使用 JTAG-AXI IP 时出现 DRC 错误，修改 CLOCK_DOMAINS 后产生新警告或 Opt 31-377 错误

帖中未明确

set_property SEVERITY {Warning} [get_drc_checks AVAL-244]
set_property CLOCK_DOMAINS COMMON [get_cells I2C_Demo_i/jtag_axi_0/U0/jtag_axi_engine_u/rd_cmd_fifo_i/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.mem/gbm.gbmg.gbmga.ngecc.bmg/inst_blk_mem_gen/gnbram.gnativebmg.native_blk_mem_gen/valid.cstr/ramloop[0].ram.r/prim_noinit.ram/DEVICE_8SERIES.NO_BMM_INFO.SDP.WIDE_PRIM36_NO_ECC.ram]
write_bitstream ./xx.bit
open synthesized design
write_checkpoint synth.dcp

修改 CLOCK_DOMAINS 后仍报新错误，问题未解决，等待官方更新

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005ecbsxSAA/when-trying-to-use-the-jtagaxi…