FPGA 中仅有一个 CFG_CONFIG tile 导致预布局失败
实现 Place / Route / Opt / Timing 社区未闭环 ZCU104 / Vivado non-project 模式
一句话结论:BSCANE2 只能放在唯一的 CFG_CONFIG tile 上,而该 tile 落在可重配置分区内
部分重配置设计中运行 place_design 报预布局失败,BSCANE2 无法放置
ERROR: [Place 30-1100] Failed to do pre-placement. Reason: Cannot place instance dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_BSCAN_PRIM.bscan_inst/SERIES7_BSCAN.bscan_inst of type BSCANE2 in site CONFIG_SITE_X0Y0 with message dbg_hub/inst/BSCANID.u_xsdbm_id/SWITCH_BSCAN_PRIM.bscan_inst/SERIES7_BSCAN.bscan_inst placed on site CONFIG_SITE_X0Y0 rpm (2504, 253) tile (359, 247) CFG_CONFIG_X62Y120 is outside its area constraints. The BSCANE2 can be only instantiated in the master SLR in SSI dev
帖中未明确;提问者发现 CFG_CONFIG_X62Y120 位于其可重配置分区内,而 FPGA 上仅有一个 CFG_CONFIG tile
BSCANE2 只能放在唯一的 CFG_CONFIG tile 上,而该 tile 落在可重配置分区内
本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0mhvSAB/only-one-cfgconfig-tile-in-fpg…