设计中存在未关联的IO延迟实例
实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2022.2.2 / xcuv5p-flva2104-2-e
一句话结论：实例化IDELAYCTRL后问题仍未解决，需提供opt.dcp进一步分析
RGMII接口内部TEMAC连接外部PHY时编译失败，报IO延迟实例未关联IDC/BSC
ERROR: [Place 30-844] Found un-associated IO delay instances in the design.
帖中未明确（用户已实例化IDELAYCTRL仍报错，怀疑与2020.2版本已知问题相同）
实例化IDELAYCTRL后问题仍未解决，需提供opt.dcp进一步分析
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008yBuyKSAS/error-place-30844-found-unasso…