HLS生成的模块直接作为顶层导致IO超限报错
实现 Place / Route / Opt / Timing 已闭环 Vivado 2018.2 / xczu3eg sbva484
一句话结论：HLS模块应作为子模块，需另建带IO的顶层或做OOC综合
实现阶段出现IO Placement failed due to overutilization，设计含309个I/O端口而器件仅297个可用
将HLS生成的内部电路模块直接作为顶层设计，导致顶层端口数超过器件可用IO
HLS模块应作为子模块，需另建带IO的顶层或做OOC综合
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000070QliTSAS/i-am-trying-to-generate-a-bits…