fpga.love
EN App
知识库›Vivado 报错词典›Place 30-475

ERROR: [Place 30-475]

CLK66MHZ 的 LVCMOS18 IO 无法布局，如何解决？

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2016.4

一句话结论：帖中未给出明确根因与解决结论

现象

Vivado 报 Place 30-475，CLK66MHZ 端口在器件中无处可布局

根因

帖中未明确；提问者仅说明 RTL 中部分端口未在 XDC 中约束管脚，工具会为其余端口随机分配管脚约束

可尝试的处理步骤

结论

帖中未给出明确根因与解决结论

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHmhrSAC/error-place-30475-io-terminal-…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH

社区真实案例 1 条

CLK66MHZ 的 LVCMOS18 IO 无法布局，如何解决？
帖中未给出明确根因与解决结论
就这个报错继续问 AI → ← 返回 Vivado 报错词典