fpga.love
EN App
知识库›Vivado 报错词典›Place 30-718

ERROR: [Place 30-718]

MMCM/PLL-BUFGCE-MMCM/PLL 级联对布局次优

实现 Place / Route / Opt / Timing 社区未闭环 Vivado

一句话结论:帖中建议尝试 ANY_CMT_COLUMN,结果未反馈

现象

MMCM/PLL 级联对布局次优,尝试建议约束无改善

报错原文

ERROR: [Place 30-718] Sub-optimal placement for an MMCM/PLL-BUFGCE-MMCM/PLL cascade pair.

根因

帖中未明确

可尝试的处理步骤

结论

帖中建议尝试 ANY_CMT_COLUMN,结果未反馈

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008Ilx1WSAR/error-place-30718-suboptimal-p…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54Route 35-426 Router无法修复不可布引脚保持违例怎么办TIMING 54 Alveo U55C 在 Dell R750Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次Place 30-53 两个DDR2控制器共用IODELAY_GROTiming 38-282 Clocking Wizard输出930MH
就这个报错继续问 AI → ← 返回 Vivado 报错词典