布线拥塞导致信号无法布通及DRC部分布线冲突
实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2019.2
一句话结论：需通过多种实现策略及report_design_analysis分析拥塞位置
生成bit文件时出现布线拥塞、设计未合法布通及DRC部分布线冲突报错
[DRC RTSTAT-6] Partial route conflicts: 1974 net(s) have a partial conflict.
帖中未明确
需通过多种实现策略及report_design_analysis分析拥塞位置
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005VRkmOSAT/critical-warring-route-35162-1…