fpga.love

EN App

知识库›Vivado 报错词典›Timing 38-242

ERROR: [Timing 38-242]

Router failed to resolve global congestion

实现 Place / Route / Opt / Timing 社区未闭环 Vivado 2018.2 / vu440

一句话结论：布线全局拥塞，帖中建议 RQS、关闭 LUT 合并及 pblock floorplan 排查

现象

vu440 设计 LUT 利用率约 74%，布线阶段报全局拥塞错误

报错原文

ERROR: [Route 35-368] Router failed to resolve global congestion

根因

帖中未明确

可尝试的处理步骤

运行 RQS 流程
参考 UG949 中 Addressing Congestion 章节
尝试关闭 LUT combining（-no_lc），但导致资源需求达 106%
基于 pblock 做初始 floorplan
使用 report_design_analysis、report_utilization、report_high_fanout_nets 及 xilinx::designutils::report_failfast 进行调试

结论

布线全局拥塞，帖中建议 RQS、关闭 LUT 合并及 pblock floorplan 排查

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpMLySAM/error-route-35368-router-faile…

同一工具下的相关错误码

Place 543 ISE 14.7 MAP报错place:54 Route 35-426 Router无法修复不可布引脚保持违例怎么办 TIMING 54 Alveo U55C 在 Dell R750 Place 30-716 DDR4参考时钟BUFGCE-MMCM布局次 Place 30-53 两个DDR2控制器共用IODELAY_GRO Timing 38-282 Clocking Wizard输出930MH

就这个报错继续问 AI → ← 返回 Vivado 报错词典