Vitis设计综合失败：vpl运行报wait_on_runs错误
HLS / Vitis 社区未闭环 Vitis / v++ flow / ZCU104 (XCZU7EV-2FFVC1156)
一句话结论：疑似内存不足导致综合运行失败，建议减少综合作业数并参考Vivado内存要求
Vitis链接阶段vpl综合失败，两个synth_1运行报错，wait_on_runs因先前错误失败
ERROR: [VPL 12-13638] Failed runs(s) : 'vitis_design_resize_accel_rgb_1_0_synth_1', 'vitis_design_resize_blur_rgb_1_0_synth_1'
帖中未明确，回答推测可能因内存不足
疑似内存不足导致综合运行失败，建议减少综合作业数并参考Vivado内存要求
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008LRLW0SAP/vitis-design-synthesis-failed-…