fpga.love
EN App
知识库›Vivado 报错词典›VRFC 10-2063

ERROR: [VRFC 10-2063]

System Generator 2018.2 仿真 elaborate 步骤失败

仿真 Sim / XSim 社区未闭环 System Generator 2018.2 / Vivado HLS 2018.2 / ZYNQ-7 ZC702 (xc7z020clg484-1)

一句话结论:elaborate 因找不到模块 qrf_top_ap_fmul_2_max_dsp_32 而失败,根因未明确。

现象

在 System Generator 2018.2 中仿真 Vivado HLS 生成的 QR 分解 IP 时,elaborate 步骤报错失败。

报错原文

ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or 'C:/Users/MUIN/AppData/Local/Temp/xlsim690f6783/hdl_netlist/xelab.sim/sim_1/behav/xsim/elaborate.log' file for more information.

根因

帖中未明确;elaborate 日志报 VRFC 10-2063,找不到模块 qrf_top_ap_fmul_2_max_dsp_32。

可尝试的处理步骤

结论

elaborate 因找不到模块 qrf_top_ap_fmul_2_max_dsp_32 而失败,根因未明确。

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D5Pd0000128PdIKAU/system-generator-20182-error-u…

同一工具下的相关错误码

Simtcl 6-50 Vivado仿真报Simtcl 6-50子进COSIM 212-430 HLS dataflow 实现 FIFO 时XSim 62 elaborate 步骤执行失败报 USF-COSIM 212-4 Vitis HLS 2022.2 协同仿真因XSIM 43-3322 混合语言仿真elaborate步骤失败VRFC 10-3715 Vivado HLS 仿真报 XSIM 43

社区真实案例 2 条

MIPI CSI-2 RX仿真中s_axis_user行号始终为0
设置TX寄存器bit 15为1后问题解决
仿真报错VRFC 10-2063找不到模块TEST
帖中未给出解决方案,问题仍未解决
就这个报错继续问 AI → ← 返回 Vivado 报错词典