封装与引脚约束社区未闭环原帖 8 个回答 · 346 次浏览|器件：Vivado 2015.2 / Vivado 2016.2（错误码：Vivado 12-180）
一句话结论：同一路径2016.2要求变为0.000ns而2015.2为100.00ns，根因未定
同一设计同一约束文件，2015.2满足时序，2016.2出现hold违例
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSeEtSAL/20152-meets-timing-but-the-same-constraint-file-
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vivado · timing · hold-violation · PCIE
就这个问题继续问 AI → ← 返回 AMD 社区问答速查