fpga.love
EN App
知识库›AMD 社区问答速查›重建工程后BD中RTL模块连接丢失

重建工程后BD中RTL模块连接丢失

Vivado 报错与许可已闭环原帖 5 个回答 · 823 次浏览|器件:Vivado 2020.2 / Windows(错误码:BD 41-2162)

一句话结论:该问题为2020.2已知缺陷,升级到2021.1及以上版本可修复

现象

仅保留.xpr和.srcs重建工程后,BD中RTL模块连接消失并报BD 41-2162

根因

2020.2已知问题,仅在版本控制流程中使用Module referenced blocks时触发,2021.1已修复

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006nZpbjSAC/after-recreate-project-rtl-blocks-are-corrupted-

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [BD 41-2162]
重建工程后BD中RTL模块连接丢失

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · Block Design · Revision Control · BD 41-2162

就这个问题继续问 AI → ← 返回 AMD 社区问答速查