fpga.love
EN App
知识库›Vivado 报错词典›BD 41-2162

ERROR: [BD 41-2162]

重建工程后BD中RTL模块连接丢失

IP 与 Block Design 已闭环 Vivado 2020.2 / Windows

一句话结论：该问题为2020.2已知缺陷，升级到2021.1及以上版本可修复

现象

仅保留.xpr和.srcs重建工程后，BD中RTL模块连接消失并报BD 41-2162

根因

2020.2已知问题，仅在版本控制流程中使用Module referenced blocks时触发，2021.1已修复

可尝试的处理步骤

结论

该问题为2020.2已知缺陷，升级到2021.1及以上版本可修复

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006nZpbjSAC/after-recreate-project-rtl-blo…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入

社区真实案例 1 条

重建工程后BD中RTL模块连接丢失
该问题为2020.2已知缺陷，升级到2021.1及以上版本可修复
就这个报错继续问 AI → ← 返回 Vivado 报错词典