fpga.love
EN App
知识库›Vivado 报错词典›BD 41-1030

ERROR: [BD 41-1030]

Vivado 2018.2 中 Utility Buffer IP 生成失败

IP 与 Block Design 已闭环 Vivado 2018.2

一句话结论:手写 OBUF 并以 RTL module 实例化可绕过该 IP 生成错误

现象

IP 生成时 util_ds_buf_2 实例报错,仅该 OBUFDS 实例受影响

报错原文

ERROR: [IP_Flow 19-167] Failed to deliver one or more file(s).

根因

帖中未明确;用户推测 .XIT 文件中除号运算符参数被插入非数值的 "NULL--" 导致

可尝试的处理步骤

结论

手写 OBUF 并以 RTL module 实例化可绕过该 IP 生成错误

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000071KCo1SAG/i-am-using-vivado-20182-ip-gen…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典