ERROR: [BD 41-1348]

BD 41-1348 复位引脚连接到异步复位源

IP 与 Block Design 已闭环 Vivado / IP Integrator

现象

设计验证时出现关键警告，提示复位引脚连接到异步复位源，可能影响时序

报错原文

[BD 41-1348] Reset pin /adc_interface/adc_framealign_wrapper_0/reset (associated clock /adc_interface/adc_framealign_wrapper_0/clk) is connected to asynchronous reset source /adc_interface/reset_adcinterface_0/fsm_reset.

根因

帖中未明确；回答推测 IP integrator 不深入各模块细节，只在系统级按各模块属性检查，需显式关联时钟

可尝试的处理步骤

• 在 IP packager 中编辑自定义 IP，右键复位端口使用 Associate Clocks 关联时钟（参考 Answer Record 63599）
• 使用 xpm_cdc_sync_rst 或 xpm_cdc_async_rst 宏创建同步复位
• 将 reset_pb 和 reset_ps 加入计数器 reg always 块的敏感列表

结论

在 IP packager 中为自定义 IP 的复位端口显式关联时钟可解决该警告

同一工具下的相关错误码