fpga.love
EN App
知识库›Vivado 报错词典›Common 17-167

ERROR: [Common 17-167]

隔离设计流程VIV报告检查用户自定义DRC规则时出现类型错误

IP 与 Block Design 社区未闭环 Vivado

一句话结论:VIV报告检查用户自定义DRC规则时出现Common 17-167类型错误,原因帖中未说明

现象

设计已完全布线,但Vivado隔离验证报告报错,DRC结果不完整

报错原文

A problem occurred during "Checking User Defined DRC rules" and the results are incomplete. Detailed message: ERROR: [Common 17-167] Type error

根因

帖中未明确

可尝试的处理步骤

结论

VIV报告检查用户自定义DRC规则时出现Common 17-167类型错误,原因帖中未说明

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006kqrc0SAA/i-am-building-a-design-with-is…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典