fpga.love
EN App
知识库›Vivado 报错词典›Common 17-179

ERROR: [Common 17-179]

VPL 60-1328：vpl 运行失败导致链接失败

IP 与 Block Design 社区未闭环 Vivado / v++

一句话结论：需查看 Vivado 项目目录 runme.log 定位 synth 失败原因，疑似内存不足

现象

加速项目 hw_link 构建在 synth 阶段失败，vpl 运行失败，无法读取 generated_reports.log

报错原文

ERROR: [VPL 60-1328] Vpl run 'vpl' failed

根因

帖中未明确；用户在 Vivado 项目目录 runme.log 中发现 Fork failed: Cannot allocate memory，猜测为可用 RAM 不足

可尝试的处理步骤

结论

需查看 Vivado 项目目录 runme.log 定位 synth 失败原因，疑似内存不足

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006VFTW4SAP/error-vpl-601328-vpl-run-vpl-f…

同一工具下的相关错误码

Common 17-39 MDM 3.2 IP仿真启动失败如何解决？Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典