fpga.love
EN App
知识库›Vivado 报错词典›Common 17-275

ERROR: [Common 17-275]

Vivado 2019.1 自动生成的 DPU AXI SmartConnect 综合报文件不存在错误

IP 与 Block Design 社区未闭环 Vivado 2019.1 / ZCU104

一句话结论:自动生成的 AXI SmartConnect 在 OOC 综合时缺少 board.xdc 文件,根因帖中未明确。

现象

ZCU104 DPU 设计通过 Validate Design 和 Generate Block Design,但 OOC IP 综合时自动生成的 AXI SmartConnect 报文件不存在。

报错原文

[Common 17-275] File does not exist [/home/<user>/XIlinx/Vivado/2019.1/bin/project_1/project_1.srcs/sources_1/bd/design_1/ip/design_1_axi_smc_0/bd_0/ip/ip_1/bd_afc3_psr_aclk_0_board.xdc]

根因

帖中未明确

可尝试的处理步骤

结论

自动生成的 AXI SmartConnect 在 OOC 综合时缺少 board.xdc 文件,根因帖中未明确。

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpJvsSAE/20191-vivado-auto-populated-dp…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典