fpga.love
EN App
知识库›Vivado 报错词典›Common 17-673

ERROR: [Common 17-673]

PetaLinux 2023.2 构建 Zynq7000 FSBL 报错

IP 与 Block Design 已闭环 PetaLinux Tools 2023.2 / Vitis 2023.1 / Zynq7000

一句话结论:需在 petalinuxbsp.conf 和 system-user.dtsi 中指定 axi_uart16550_0 为控制台

现象

PetaLinux 2023.2 构建 Zynq7000 FSBL 时出现警告与错误

根因

XSA 中禁用了 ps_uart_0/1 而使用 axi_uart16550_0,但 PetaLinux 仍将 ps_uart_0/1 视为控制台,导致配置 zynq_fsbl 时出错

可尝试的处理步骤

结论

需在 petalinuxbsp.conf 和 system-user.dtsi 中指定 axi_uart16550_0 为控制台

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007hBZWWSA4/im-using-the-petalinux-tools-2…

同一工具下的相关错误码

Common 17-39 Vitis 导入 SDK 双核工程失败Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入

社区真实案例 1 条

PetaLinux 2023.2 构建 Zynq7000 FSBL 报错
需在 petalinuxbsp.conf 和 system-user.dtsi 中指定 axi_uart16550_0 为控制台
就这个报错继续问 AI → ← 返回 Vivado 报错词典