DPU IP在Pynq-Z2上出现DSP48E2黑盒DRC错误
DRC 与约束 社区未闭环 Vivado/Vitis 2023.2 / Pynq-Z2 (Zynq-7020)
一句话结论：疑为DPU IP与7系列器件不匹配，需核对教程步骤与IP支持情况
opt_design报DRC INBB-3，DSP48E2实例内容未定义被视为黑盒
[DRC INBB-3] Black Box Instances: Cell 'GenSfm.u_sfm/softmax_calc_m_inst/fp_acc_inst/flt_accum/g_accum_split[0].dsp48_wrapper/DSP48E2_inst' of type 'DSP48E2' has undefined contents and is considered a black box.
帖中未明确；回答推测DSP48E2为UltraScale/UltraScale+原语而Pynq-Z2为7系列器件，且Zynq7000的DPU IP在2.0以下不再支持
疑为DPU IP与7系列器件不匹配，需核对教程步骤与IP支持情况
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008Qn8L7SAJ/i-am-working-on-vivado-and-vit…