fpga.love
EN App
知识库›Vivado 报错词典›DRC PLIDC-5

ERROR: [DRC PLIDC-5]

部分重配置中IDELAYCTRL未关联导致布局失败

DRC 与约束 社区未闭环 KCU105 / Vivado 2019.1

一句话结论:PR模式下需手动复制IDELAYCTRL并保证IODELAY_GROUP一致

现象

PR模式下IODELAY实例无关联IDELAYCTRL,布局报错;非PR模式正常

报错原文

[Place 30-844] Found un-associated IO delay instances in the design. All IO delay instances require an IdelayCtrl (IDC) or Bitslice control (BSC) instance in the corresponding Bitslice control site of its nibble.

根因

帖中未明确;工具在PR模式下未能自动复制IDELAYCTRL,疑似已知问题待修复

可尝试的处理步骤

结论

PR模式下需手动复制IDELAYCTRL并保证IODELAY_GROUP一致

本文据 AMD 客户社区(原 Xilinx 论坛)真实报错帖整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpKlOSAU/partial-reconfiguration-place-…

同一工具下的相关错误码

DRC MDRV-1 Vivado综合报DRC MDRV-1多重驱DRC PLOD-1 AXI 1G/2.5G Ethernet IDRC 23-20 差分信号约束文件报错如何处理?DRC RTSTAT-1 Kintex-UltraScale 上 10UCIO 1 Nexys 4 Video板DRC引脚约束错DRC PLIDC-4 两个以太网IP的IODELAY组冲突DRC报
就这个报错继续问 AI → ← 返回 Vivado 报错词典