fpga.love
EN App
知识库›Vivado 报错词典›Project 1-486

ERROR: [Project 1-486]

自定义IP中集成Xilinx除法器IP报黑盒错误

IP 与 Block Design 已闭环 Vivado 2024.1/2024.2

一句话结论：重新打包并确保子IP的.xci被包含后重新生成输出产品可解决

现象

自定义IP内嵌div_gen后综合报黑盒错误，无法解析非原语黑盒单元

根因

打包自定义IP时未正确包含div_gen子IP的.xci文件，导致其被当作黑盒

可尝试的处理步骤

结论

重新打包并确保子IP的.xci被包含后重新生成输出产品可解决

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00001560LWKAY/i-want-to-include-the-xilinx-i…

同一工具下的相关错误码

Common 17-39 MDM 3.2 IP仿真启动失败如何解决？Common 17-1548 z7035 pcie_7x tandem pCommon 17-55 SU35P BANK47 DDR4与MIPIBD 41-237 AXI Interconnect 报 AWUBD 41-2168 Vivado 2018.3 中 AXI EtBD 41-6 MIG 的 blockdesign 复制导入
就这个报错继续问 AI → ← 返回 Vivado 报错词典