AXI_ETHERNET IP 综合报 Synth 8-3493 端口不匹配
综合 Synth 社区未闭环 Vivado / Versal
一句话结论：启用 1588 时综合报端口不匹配，禁用 1588 可绕过，官方 workaround 帖中未给出
Versal 上对启用 1588 的 AXI_ETHERNET IP 做 OOC 综合时报错
ERROR: [Synth 8-3493] module 'bd_4629_pcs_pma_0' declared at './.Xil/Vivado-9311-fpganode14/realtime/bd_4629_pcs_pma_0_stub.vhdl:5' does not have matching formal port for component port 'gtwiz_buffbypass_tx_done_in'
帖中未明确；仅观察到禁用 1588 支持后该 IP 可正常综合
启用 1588 时综合报端口不匹配，禁用 1588 可绕过，官方 workaround 帖中未给出
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007CfBLISA3/why-do-i-get-a-critical-warnin…