升级到Vivado 2023.2后TPG IP综合报位宽不匹配
综合 Synth 社区未闭环 Vivado 2023.2 / TPG IP v8.2
一句话结论：升级到2023.2后TPG IP综合出现位宽不匹配，原因帖中未明确
从2023.1升级到2023.2后，含TPG IP的设计综合失败，报大量位宽不匹配错误
[Synth 8-690] width mismatch in assignment; target has 2 bits, source has 16
帖中未明确；用户指出TPG IP由HDL构建，HDL设计结果在2023.1到2023.2之间似乎发生了变化，changelog显示2023.2版本有子核修订变更
升级到2023.2后TPG IP综合出现位宽不匹配，原因帖中未明确
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007naxydSAA/i-try-to-update-my-vivado-2023…