fpga.love

EN App

知识库›Vivado 报错词典›VRFC 10-149

ERROR: [VRFC 10-149]

Vivado 2018.2.2 更新后仿真报库未编译错误

仿真 Sim / XSim 已闭环 Vivado 2018.2.2 / xc7a100tfgg676-2L

一句话结论：2018.2.2 存在仿真库编译问题，建议使用 2018.2 或等待 2018.3

现象

升级到 2018.2.2 后仿真失败，提示 IP 未在对应库中编译

报错原文

ERROR: [VRFC 10-149] 'axi_vdma' is not compiled in library axi_vdma_v6_3_5

根因

帖中未明确；官方称该问题将在 2018.3 修复，建议停留在 2018.2

可尝试的处理步骤

重新编译/更新设计中所有 IP 核
用 create_project、create_bd_cell 等命令复现：创建含 axi_vdma 的 Block Design 并 open_example_project 后启动仿真
降级回 Vivado 2018.2.1 后仿真恢复正常

结论

2018.2.2 存在仿真库编译问题，建议使用 2018.2 或等待 2018.3

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpjVmSAI/after-201821-to-201822-vivado-…

同一工具下的相关错误码

Simtcl 6-50 Vivado仿真报Simtcl 6-50子进 COSIM 212-430 HLS dataflow 实现 FIFO 时 XSim 62 elaborate 步骤执行失败报 USF-VRFC 10-2063 MIPI CSI-2 RX仿真中s_axis COSIM 212-4 Vitis_HLS 2020.2 示例 C/XSIM 43-3322 混合语言仿真elaborate步骤失败

就这个报错继续问 AI → ← 返回 Vivado 报错词典