UVM 仿真 elaboration 报 VRFC 10-2991 错误
仿真 Sim / XSim 社区未闭环 Vivado 2023.2 ML / Artix 7 xc7a100tcsg324-1
一句话结论：错误与 scoreboard 的 uvm_analysis_imp 相关，注释相关行可规避但非解决方案
UVM 测试平台 elaboration 阶段报错，注释 scoreboard 中 uvm_analysis_imp 相关行后错误消失
ERROR: [VRFC 10-2991] 'write' is not declared under prefix 'm_imp' [/proj/xbuilds/SWIP/9999.0_0820_0302/installs/lin64/Vivado/2024.1/data/system_verilog/uvm_1.2/xlnx_uvm_package.sv:22202]
帖中未明确；提问者指出由 scoreboard 的 uvm_analysis_imp 引起（UVW_test_testbench_monitor_scoreboard.sv 第 152 行）
错误与 scoreboard 的 uvm_analysis_imp 相关，注释相关行可规避但非解决方案
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008Jr0OFSAZ/system-verilog-uvm-simulatione…