仿真elaborate步骤失败
仿真 Sim / XSim 社区未闭环 Vivado 2020.1
一句话结论：elaborate失败，需检查testbench中DUT实例化的参数端口
运行仿真时elaborate步骤报错，提示检查Tcl控制台输出
ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or '' file for more information.
帖中未明确；回答者复现时出现VRFC 10-3180，提示在tb.v中实例化DUT时找不到端口'c'，建议检查a、b、c作为参数的实例化
elaborate失败，需检查testbench中DUT实例化的参数端口
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpNSYSA2/error-usfxsim62-elaborate-step…