iSIM 2016.2 时序仿真因 VRFC 10-704 报错失败
仿真 Sim / XSim 社区未闭环 iSIM 2016.2 / Vivado 2016.2
一句话结论：lopt 为 opt_design 优化产生的端口，导致时序仿真网表报未连接错误
行为仿真正常，时序仿真报 VRFC 10-704，提示 lopt 端口无实际值或默认值
ERROR: [VRFC 10-704] formal lopt has no actual or default value [C:/TVM20/CPU_Modulador.sim/sim_1/impl/timing/Test_Modulador_EN300_744_vhd_time_impl.v:19653]
工具在 opt_design 阶段优化逻辑时添加了名为 lopt 的端口，源文件和行为仿真中不存在该端口
lopt 为 opt_design 优化产生的端口，导致时序仿真网表报未连接错误
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHtPRSA0/isim-20162-timing-simulation-f…