ERROR: [VRFC 10-724]

HLS deadlock_detection 生成 VHDL 代码 cosim 失败

仿真 Sim / XSim 已闭环 Vivado HLS / xsim

现象

启用 deadlock_detection 后生成的 VHDL 中 ap_local_deadlock 与 '1' 比较，cosim 报错

报错原文

ERROR: [VRFC 10-724] found '0' definitions of operator "=", cannot determine exact overloaded matching definition for "="

根因

生成的 vadd_control_s_axi.vhd 中 ap_local_deadlock 为 STD_LOGIC_VECTOR，却与字符 '1' 比较，类型不匹配

可尝试的处理步骤

• open_solution -flow_target vitis
• config_rtl -deadlock_detection hw_diagnosis
• cosim_design -O -rtl vhdl -tool xsim
• 改用 cosim_design -O -rtl verilog -tool xsim 作为 workaround

结论

该问题可复现，后续版本将修复

同一工具下的相关错误码