仿真elaborate步骤失败
仿真 Sim / XSim 社区未闭环 Vivado
一句话结论：需检查elaborate.log并在缺少timescale的文件中补充timescale
运行仿真时检测到错误，elaborate步骤失败
[USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or '/home/himanshu/vivado_proj/fp_adder/fp_adder.sim/sim_1/behav/xsim/elaborate.log' file for more information.
帖中未明确；回答指出fp_ad_sub.v中模块fp_add_sub缺少timescale，而设计中至少一个模块有timescale
需检查elaborate.log并在缺少timescale的文件中补充timescale
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006RxhSySAJ/usfxsim62-elaborate-step-faile…