fpga.love

EN App

知识库›Vivado 报错词典›Vivado 12-1345

ERROR: [Vivado 12-1345]

ZCU102移植到ZCU106后DRC未布线网络错误如何解决

其它 Vivado 报错社区未闭环 ZCU106 / XCZU7EV-FFVC1156 / Vivado

一句话结论：建议对相关IBUF_OUT网络设置CLOCK_DEDICATED_ROUTE FALSE，但根因未确认

现象

实现成功但Bitgen因DRC报未布线和部分布线网络错误而无法运行

根因

帖中未明确

可尝试的处理步骤

针对b_processor.i_zynq/util_ds_buf_0/U0/IBUF_OUT[0]设置set_property CLOCK_DEDICATED_ROUTE FALSE
针对b_processor.i_zynq/hdmi0/util_ds_buf_0/U0/IBUF_OUT[0]设置set_property CLOCK_DEDICATED_ROUTE FALSE
针对b_processor.i_zynq/hdmi1/util_ds_buf_0/U0/IBUF_OUT[0]设置set_property CLOCK_DEDICATED_ROUTE FALSE

结论

建议对相关IBUF_OUT网络设置CLOCK_DEDICATED_ROUTE FALSE，但根因未确认

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000njgoAKAQ/i-am-currently-porting-a-desig…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无 Vivado 12-8222 Model Composer 与 Matla Vivado 12-8300 Vivado综合报HLS启动失败如何解决？Vivado 12-180 同一约束文件2015.2满足时序而2016.Xicom 50-38 修改后bitfile经JTAG编程报hw_s Vivado 12-4739 set_false_path 未忽略异步时钟

就这个报错继续问 AI → ← 返回 Vivado 报错词典