fpga.love

EN App

知识库›Vivado 报错词典›Vivado 12-4739

ERROR: [Vivado 12-4739]

set_false_path 未忽略异步时钟间时序怎么办？

其它 Vivado 报错已闭环 Vivado / VCU108

一句话结论：调整 create_clock 顺序后问题解决

现象

已设 set_false_path，实现后仍报 CLK_125MHZ_P 到 mmcm_clkout0 的跨时钟建立时间违例

根因

create_clock 约束写在 set_clock_groups 等时序约束之后，导致 get_clocks 找不到对象

可尝试的处理步骤

将 create_clock 约束移到 set clock1 和 set_clock_groups 之前
用 set clock1 [get_clocks -of_objects [get_ports CLK_125MHZ_P]] 获取时钟
用 set clocks2 [get_clocks -include_generated_clocks mmcm_clkout0] 获取生成时钟
用 set_clock_groups -asynchronous -group $clock1 -group $clocks2 声明异步时钟组

结论

调整 create_clock 顺序后问题解决

本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005raPF7SAM/please-help-im-not-interested-…

同一工具下的相关错误码

Vivado 12-1411 Vitis 2020.2 中 LOC 约束无 Vivado 12-8222 Model Composer 与 Matla Vivado 12-8300 Vivado综合报HLS启动失败如何解决？Vivado 12-1345 ZCU102移植到ZCU106后DRC未布线 Vivado 12-180 同一约束文件2015.2满足时序而2016.Xicom 50-38 修改后bitfile经JTAG编程报hw_s

社区真实案例 1 条

set_false_path 未忽略异步时钟间时序怎么办？

调整 create_clock 顺序后问题解决

就这个报错继续问 AI → ← 返回 Vivado 报错词典