SLICEM 中 LUT 单元布局报错：实例 loc 被阻塞
其它 Vivado 报错 社区未闭环 Vivado 2020.2
一句话结论：SLICEM 中部分 bel site 被 placer 禁止使用，无法用 place_cell 指定
用 place_cell 将 LUT 放到 SLICE_X116Y225/A5LUT 时报错，实例 loc 被阻塞
ERROR: [Vivado 12-1409] Cannot set loc and bel property of instance(s) design_1_i/DigitRec_0/inst/icmp_ln47_320_reg_74440[0]_i_48 loc is blocked
帖中未明确；回答称被阻塞的 site 由 placer 决定，目前无文档说明，且该设计中 A5LUT 被阻塞而 A6LUT 未被阻塞
SLICEM 中部分 bel site 被 placer 禁止使用，无法用 place_cell 指定
本文据 AMD 客户社区（原 Xilinx 论坛）真实报错帖整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000079oqd3SAA/bug-report-of-lut-cell-placeme…