fpga.love
EN App
知识库›Vivado 报错词典

Vivado 报错词典

按错误码查 Vivado / Vitis 报错：共 329 个错误码。

用法：在顶部搜索框直接输入错误码（如 Place 30-574、Synth 8-327、Labtools 27-3347），或用下面的工具分组浏览。条目为中文要点整理，非原文转载，技术细节以原帖与 AMD 官方文档为准。

综合 Synth 41实现 Place / Route / Opt / Timing 75下载与硬件 Labtools 24仿真 Sim / XSim 49IP 与 Block Design 57DRC 与约束 31HLS / Vitis 37其它 Vivado 报错 15

综合 Synth41 条

MapLib 30
Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约
帖中未明确；回答怀疑封装或器件型号被更改、UCF 被修改，K7 引脚在该封装中不存在或无效
NgdBuild 766
Xst:3056与NgdBuild:766：NGC2EDIF生成的E
帖中未明确
Synth 8-1002
用输入信号初始化寄存器报错
帖中未明确（回答仅指出问题出在 reg[7:0] count=10 这行初始化写法）
Synth 8-1031
Vivado 2020.2 综合报错：Ieee 库中找不到 std_
帖中未明确
Synth 8-1055
综合无法打开加密的Verilog文件
该文件为加密文件，Vivado文本编辑器无法打开；工具版本升级后加密标准可能变化
Synth 8-1132
Vivado 2023.2 综合报数组索引越界
帖中未明确；回答推测索引值为 2^31，超出 VHDL integer 范围，新版 Vivado
Synth 8-258
VHDL配置声明中端口映射失败报Synth 8-258
帖中未明确；回答称该问题已在Vivado 2018.3中修复
Synth 8-285
修改Block Memory Generator后综合报端口位宽不匹
帖中未明确；回答推测设计文件链中design_1.vhd与IP实体位宽不同步（18与19不一致）
Synth 8-2902
SystemVerilog 数组与枚举 X 值综合报错
帖中未明确；回答1认为两例属 LRM 可解释范围，工具处理不同，并指出端口声明为单比特数组而非位
Synth 8-2914
综合时出现不支持的RAM模板错误
帖中未明确；回答指出是XPM memory属性不正确或异常，另有回答称xpm_fifo_asyn
Synth 8-3087
实现阶段 DRC 23-20 报错：clk 端口同时驱动逻辑与 IO
综合时关闭了 I/O buffer，未插入 IO 缓冲；开启后又出现端口非法连接错误
Synth 8-318
未约束数组声明导致综合报错
STD_LOGIC_VECTOR 端口未指定位宽，属未约束数组声明
Synth 8-3257
实现阶段 DRC 23-20 报错：clk 端口同时驱动逻辑与 IO
综合时关闭了 I/O buffer，未插入 IO 缓冲；开启后又出现端口非法连接错误
Synth 8-327
Vivado 综合报推断锁存器 Synth 8-327
帖中未明确；回答指出进程无时钟沿语句，且信号未在所有 if/else 分支中赋值，工具只能假定保
Synth 8-3332
Vivado为何同时报Synth 8-6014和8-3332？
帖中未明确；回答推测新增信息时未去掉旧信息，新版8-6014已替代8-3332
Synth 8-3438
自定义IP参数覆盖导致综合错误[Synth 8-3438]
帖中未明确；回答推测子级IP的.xci仍使用旧参数导致不匹配
Synth 8-3493
AXI_ETHERNET IP 综合报 Synth 8-3493 端
帖中未明确；仅观察到禁用 1588 支持后该 IP 可正常综合
Synth 8-4169
Vivado 2016.4 生成比特流报 std_logic_116
帖中未明确，回答猜测可能是安装问题或拼写中 L 与 I 混淆
Synth 8-439
ZCU106 VCU TRD 2018.3 生成比特流失败
帖中未明确；回答指出 2018.3 在部分 OS 上时序不收敛，且路由阶段 Vivado 进程被
Synth 8-4442
Vivado 2018.3 出现 timing 38-282 严重警
逻辑路径过长（寄存器间超过20级逻辑），200MHz 时钟下无法保证时序
Synth 8-448
综合报错：命名端口连接不存在
帖中回复认为通常是逻辑被优化掉，可能因复位被永久置位或时钟使能被永久取反
Synth 8-502
CORDIC IP sin/cos结果乘法综合报Synth 8-50
帖中未明确；回答推测与$signed用法或real数据类型不被综合支持有关，提问者未确认
Synth 8-549
修改Block Memory Generator后综合报端口位宽不匹
帖中未明确；回答推测设计文件链中design_1.vhd与IP实体位宽不同步（18与19不一致）
Synth 8-5744
mark_debug 导致 INOUT 缓冲器无法推断
I2C 双向逻辑位于子层级，工具需上移层级以推断 IOBUF，但 mark_debug 阻止了层
Synth 8-5809
迁移到非工程批处理模式时synth_design报加密包络错误
帖中未明确
Synth 8-5845
综合卡在Start Technology Mapping后失败且日志
帖中未明确；回答指出2018.3不支持Win11，建议升级至2023.1
Synth 8-6014
Vivado为何同时报Synth 8-6014和8-3332？
帖中未明确；回答推测新增信息时未去掉旧信息，新版8-6014已替代8-3332
Synth 8-658
VHDL 实例化 SV 组件时数组端口类型不匹配
帖中回答称 Vivado 2018.3 无法综合端口为 STD_LOGIC 数组或 STD_LO
Synth 8-659
SystemVerilog 数组与枚举 X 值综合报错
帖中未明确；回答1认为两例属 LRM 可解释范围，工具处理不同，并指出端口声明为单比特数组而非位
Synth 8-6859
Vivado综合报多驱动网络错误
anodes同时作为BCD组件输出和UpdateAnodes进程的驱动目标，形成多驱动
Synth 8-6895
D触发器异步复位实现后时序仿真报错
帖中未明确；回答指出若实现未完成，则没有可用于仿真的实现后时序网表
Synth 8-690
升级到Vivado 2023.2后TPG IP综合报位宽不匹配
帖中未明确；用户指出TPG IP由HDL构建，HDL设计结果在2023.1到2023.2之间似乎
Synth 8-693
Vivado 2024.2 与 VP1902 出现 Synth 8-
帖中未明确；用户后确认问题实际发生在使用 Vivado 2018.3 生成 EDF 时，升级到
Synth 8-7080
D触发器异步复位实现后时序仿真报错
帖中未明确；回答指出若实现未完成，则没有可用于仿真的实现后时序网表
Synth 8-7098
综合时栈限制达到导致退出
帖中未明确
Synth 8-7129
Vivado 2022.2 综合失败：HARTGDramPipeli
帖中未明确
Synth 8-859
模块'LUT'参数覆盖过多导致综合报错
帖中未明确；用户称在模块中定义延迟参数后错误消失
Synth 8-903
综合时出现 Synth 8-903 无法生成逻辑
帖中回答称综合因物理内存不足而未正确完成
Synth 8-91
Vivado2022.2报错ambiguous clock in e
always块内无明确复位逻辑，posedge clk与negedge rst_n触发时执行相同
Xst 305
Xst:3056与NgdBuild:766：NGC2EDIF生成的E
帖中未明确
Xst 528
ISE 14.7 中 OBUFE 驱动总线报多驱动错误
帖中未明确

实现 Place / Route / Opt / Timing75 条

Designutils 12-2288
ZCU111写bitstream报EMCCLK信息缺失如何解决
帖中未明确
Designutils 20-1280
Vivado 2022.2 中 Video Processing S
帖中未明确；重装/修复 Linux 服务器上的 Vivado 安装后问题解决
Designutils 20-1756
Vivado 2017.3 write_bit_stream 报 D
帖中未明确；用户怀疑与增量实现模式有关，禁用增量模式后问题消失
Designutils 20-2294
DFX中Critical Warning 20-2294恢复引脚失败
帖中未明确
Designutils 20-2385
Vivado无法解密第三方加密IP怎么办？
加密文件未使用Xilinx Key加密，Vivado无法解密所有类型的加密文件
Designutils 20-4126
Write_bitstream 报错：BITSLICE 与引脚类型不
帖中未明确；回答推测 IO 与 BITSLICE 为 1-1 映射，报错表示 BitSlice
Opt 31-306
MIG/Advanced IO Wizard IP核生成失败及Win
Windows对路径长度有260字符限制，路径超长时Vivado及其子工具可能失败
Opt 31-377
JTAG-AXI IP 在 Vivado 2021.2 中报 BRA
帖中未明确
Opt 31-65
ILA LUT 输入未驱动导致 Opt 31-65 报错
帖中未明确
Opt 31-67
VDMA与AXI Mem间插入自定义模块后实现报LUT3缺连接
帖中未明确；提问者最终称是优化裁剪了其RTL中未使用的bvalid等信号，需加逻辑驱动避免被裁剪
Place 101
ISE 11.1 实现报错：时钟 IOB/DCM 未放在最优配对位置
帖中未明确；报错指出时钟 IO 与 DCM 未放在同一象限的配对位置，无法使用 IO 到时钟缓冲
Place 107
GTX收发器RPM创建失败：两个GT宏占用同一通道
例化了gtx_rx.v和gtx_tx.v两个GT宏，但把它们分配到同一个channel，无法工作
Place 110
时钟IOB与DCM未放在最优时钟站点对
帖中未明确；回答指出GC到DCM输入必须位于同一半区（top/bottom）
Place 113
Spartan3E 上 ISE 13.1 自动时钟布局失败
帖中未明确；回答指出 Side-BUFG 与 Top/Bottom BUFG 共享布线资源会产生
Place 139
BUFMRCE与BUFR布局不可布线的Place报错
BUFMRCE与BUFR不在同一时钟区域或相邻区域；同区域时还需空闲PHASER_IN_PHY站
Place 30-1100
FPGA 中仅有一个 CFG_CONFIG tile 导致预布局失败
帖中未明确；提问者发现 CFG_CONFIG_X62Y120 位于其可重配置分区内，而 FPGA
Place 30-1161
同一bank四个CSI2-Tx IP的实现报错
帖中未明确（回答指出每个US+ HP IO bank仅有两个PLL，需将至少两个IP设为Mast
Place 30-1241
设计中存在未关联的IO延迟实例
帖中未明确（用户已实例化IDELAYCTRL仍报错，怀疑与2020.2版本已知问题相同）
Place 30-129
BUFMRCE与BUFR布局不可布线的Place报错
BUFMRCE与BUFR不在同一时钟区域或相邻区域；同区域时还需空闲PHASER_IN_PHY站
Place 30-143
ZCU102改型号后Place 30-143 GT布局失败如何解决
四个同Quad的GT_CHANNEL各带三组GT参考钟(IBUFDS_GTE4)，其中一组参考钟
Place 30-149
添加CLOCK_DEDICATED_ROUTE约束后出现布局错误
帖中未明确
Place 30-154
MMCM只能驱动同一时钟区域的负载
帖中未明确
Place 30-172
BUFMRCE与BUFR布局不可布线的Place报错
BUFMRCE与BUFR不在同一时钟区域或相邻区域；同区域时还需空闲PHASER_IN_PHY站
Place 30-3128
Vivado 2025.2 DFX 实现时 Clock Region
帖中未明确；失败发生在 Distribution Layer（时钟根到负载的布线），clocki
Place 30-415
HLS生成的模块直接作为顶层导致IO超限报错
将HLS生成的内部电路模块直接作为顶层设计，导致顶层端口数超过器件可用IO
Place 30-433
place_design遇到Place 30-433前如何确定已成功
帖中未明确；回答推测IDELAYCTRL需放置在特定IO bank，在Tandem PCIe部分
Place 30-475
CLK66MHZ 的 LVCMOS18 IO 无法布局，如何解决？
帖中未明确；提问者仅说明 RTL 中部分端口未在 XDC 中约束管脚，工具会为其余端口随机分配管
Place 30-479
布局器无法放置所有实例，BUFG 时钟脊冲突
设计中使用了已被占用的 bufferline（时钟脊），帖中未进一步明确。
Place 30-487
Vivado Place 30-487：Pblock 切片约束无法满
帖中倾向认为控制集（control sets）过多导致 FF 无法打包进同一 slice，但未最
Place 30-488
PR流程中静态逻辑与动态逻辑共享SOFT_HLUTNM导致Place
静态逻辑与RM中的逻辑共享同一SOFT_HLUTNM属性，导致静态逻辑被拖入动态区域，而静态逻辑
Place 30-49
LVDS_25输出端口在布局时报错如何解决
帖中未明确
Place 30-494
实现失败：设计为空，Placer 无法放置所有实例
帖中最佳答案认为是对 test bench 文件 Part_1_Sim 执行了综合/实现；另有回
Place 30-51
IDELAYCTRL 关联的 IODELAY_GROUP 中缺少 I
仅对 IDELAYCTRL 设置了 IODELAY_GROUP，组内没有 IODELAYE3 单
Place 30-510
GTHE_COMMON/GTHE_CHANNEL 时钟对无法布放
帖中未明确；报错提示两者需放在同一 clock region 才能使用专用路径
Place 30-53
两个DDR2控制器共用IODELAY_GROUP导致布局报错如何解决
两个MIG DDR2控制器默认共用IODELAY_GRP默认值IODELAY_MIG，导致同组I
Place 30-57
HDL wrapper 后 IO 布局非法：同一 bank 内 IO
帖中未明确；回答指出需更改所用引脚、IO 标准或 bank 的 IO 电压
Place 30-574
IO时钟布局器错误导致实现失败
spi_sclk使用的PACKAGE_PIN F1不是时钟专用引脚；改用时钟专用引脚后解决
Place 30-58
IO布局不可行：未放置端子数超过可用站点数
帖中未明确；回答推测与XDC中缺失或拼写错误的IO约束有关，另有回答指出报错中LVCMOS18与
Place 30-640
减少BRAM容量后实现阶段仍报Place 30-640
帖中未明确；回答推测可能使用了大量LUT和寄存器，或使用了distributed RAM而非BR
Place 30-675
差分时钟输入时钟缓冲器时出现Place 30-675错误
帖中未明确；回答指出报错端口并非全局时钟能力端口(IO_L5N_HDGC_44)，实际为IO_L
Place 30-687
MIPI CSI2 RX子系统实现报Place 30-687错误
BD端口bg1_pin0_nc未连接到顶层，导致相关I/O无法布局
Place 30-69
Zynq GPIO_EMIO出现IBUFCTRL未布局错误如何解决
帖中未明确；回答指出双向IO端口inout需在顶层、IOBUF在顶层例化，assign逻辑可能有
Place 30-716
DDR4参考时钟BUFGCE-MMCM布局次优报错如何解决
帖中未明确；回答4称将DDR4 IP输入参考时钟由no buffer改为differential
Place 30-718
MMCM/PLL-BUFGCE-MMCM/PLL 级联对布局次优
帖中未明确
Place 30-730
DFX设计中IDELAYCTRL RDY网络因DONT_TOUCH无
帖中未明确；回答指出动态区IDELAY/IDELAYCTRL单元未设置IODELAY_GROUP
Place 30-739
IBUFDS_GT/GT组件对布局次优导致IO时钟布局失败
帖中未明确；回答推测IBUFDS_GT与GT common位于不同时钟区域或约束位置冲突
Place 30-754
BUFG_GT_SYNC 与驱动端不可布线的放置错误
设计中两个 BUFG_GT 由 GT/TXOUTCLK 同一时钟驱动，导致插入的 BUFG_GT
Place 30-769
pblock放置偶发失败与访问冲突崩溃
pblock仅1个CLB宽，区域内控制集数量为3，超出该窄区域可容纳的控制集数
Place 30-834
时钟分区无法解决时钟区域争用导致布线报错
帖中未明确
Place 30-838
Vivado 2022.1 中 phys_opt 迭代阶段报 Pla
帖中未明确；错误涉及 u_clocking/mdmClk_266、u_clocking/mdmC
Place 30-844
部分重配置中IDELAYCTRL未关联导致布局失败
帖中未明确；工具在PR模式下未能自动复制IDELAYCTRL，疑似已知问题待修复
Place 30-99
Placer 报错无法放置 BUFG 的解决方法
7V-2000T 有四个 SLR，每个 SLR 有 32 个 BUFG，但各 SLR 中对应的
Place 46-13
Pblock约束导致placer无法布局报错
帖中未明确；回答推测pblock未包含所需时钟资源（BUFG等），但用户反馈扩大范围后仍报错
Place 46-14
如何调试place_design失败：Place 46-14与Pla
帖中未明确
Place 46-29
D触发器异步复位实现后时序仿真报错
帖中未明确；回答指出若实现未完成，则没有可用于仿真的实现后时序网表
Place 543
ISE 14.7 MAP报错place:543资源未满却无法布局
帖中未明确，回答倾向为工具本身问题
Place 619
Spartan3E 上 ISE 13.1 自动时钟布局失败
帖中未明确；回答指出 Side-BUFG 与 Top/Bottom BUFG 共享布线资源会产生
Place 645
ISE 11.1 实现报错：时钟 IOB/DCM 未放在最优配对位置
帖中未明确；报错指出时钟 IO 与 DCM 未放在同一象限的配对位置，无法使用 IO 到时钟缓冲
Place 957
Spartan3E 上 ISE 13.1 自动时钟布局失败
帖中未明确；回答指出 Side-BUFG 与 Top/Bottom BUFG 共享布线资源会产生
Route 35-1
ILA时钟接GT的rxoutclk_out报未布线错误
GT的RXOUTCLK未经过BUFG_GT，直接连到ILA导致无法布线
Route 35-13
VC707用户时钟AL34网络未布线DRC警告
未布线网络连接INOUT端口与驱动IBUFGDS的dummy模块，端口结构不当
Route 35-162
布线拥塞导致信号无法布通及DRC部分布线冲突
帖中未明确
Route 35-17
Vivado布线时遇到意外状况并退出
帖中未明确，仅说明是布线出现问题无法继续
Route 35-19
CIPS axi0 时钟连接 NoC aclk0 导致布线失败
IP Integrator 结果问题：外部接口未定义时钟关联，导致 CCI 时钟关联被错误地同时
Route 35-2
布线拥塞导致信号无法布通及DRC部分布线冲突
帖中未明确
Route 35-368
Router failed to resolve global co
帖中未明确
Route 35-426
Router无法修复不可布引脚保持违例怎么办
帖中未明确；有回答认为是实时定时器WHS未正确更新属工具问题，也有回答认为是固定不可布引脚导致P
Route 35-465
Vivado布线时遇到意外状况并退出
帖中未明确，仅说明是布线出现问题无法继续
Route 35-54
BUFG_O[0] 网络未完全布线
帖中未明确；回答指出不应经 BUFG/BUFG_GT，mgtrefclk_in_0 应由外部差分
Route 35-7
ILA时钟接GT的rxoutclk_out报未布线错误
GT的RXOUTCLK未经过BUFG_GT，直接连到ILA导致无法布线
Route 35-9
Vivado 2020.1 布线时路由器致命异常
帖中未明确；官方在 Ubuntu 18.04.01、CentOS 7.4、RHEL 7.4 上无
Route 436
Spartan6 IODELAY2 多时钟输入复用后布线不可布
帖中未明确；回答指出 IODELAY 输入直接连到 IO 引脚，从 fabric 到 IODEL
TIMING 54
Alveo U55C 在 Dell R750 Riser 1 插槽不
帖中未明确；更新 Dell 服务器固件后问题未再出现
Timing 38-242
Router failed to resolve global co
帖中未明确
Timing 38-282
Clocking Wizard输出930MHz时钟时序不满足如何解决
BUFG最大频率约710MHz（DS183表35），无法支持933MHz；MMCM的933MHz

下载与硬件 Labtools24 条

Labtools 27-1435
XC7V2000T 编程 BPI Flash 报 Labtools
帖中未明确
Labtools 27-1829
Vivado 2014.1 编程 VC707 时 vcse_serv
帖中未明确；回答建议检查设计是否存在时序违例并检查时钟
Labtools 27-2250
Kintex705 上编程 mcs 文件时选错 BPI flash
所选 flash 型号 28f128p30t 与实际识别的 28f00ap30t 不一致（容量
Labtools 27-2269
ZYNQ XC7Z015开发板JTAG只能识别FPGA无法识别ARM
帖中未明确；提问者怀疑为翻新芯片，最终更换芯片后恢复正常
Labtools 27-2312
Vivado Lab 编程时 HW Target 关闭、arm_da
帖中未明确；用户发现去掉 Samtec 直连排线后工作正常，示波器检查信号未见异常
Labtools 27-3105
Vivado 2024.1 无法烧录第二个 FPGA 的 EFUSE
帖中未明确
Labtools 27-3144
XC7V2000T 编程 BPI Flash 报 Labtools
帖中未明确
Labtools 27-3161
ZCU106 QSPI Flash 编程初始化失败
帖中未明确；回答指出 BIST 仍在运行，说明 flash 实际未被编程
Labtools 27-3165
program_hw_devices 因先前错误失败
帖中未明确；提问者怀疑与自定义 IP 到 PMOD 的约束有关，回答提到外部器件可能从 FPGA
Labtools 27-3176
IBERT测试中hw_server内部命令失败
帖中未明确；有回复提到供电轨可能是主因，并怀疑多板共用电源无法维持电流
Labtools 27-3312
ILA报错27-3312波形数据损坏如何解决
帖中未明确
Labtools 27-3342
IBERT PS-GTR流程报错无法检测ELF文件
帖中未明确；回答推测Vivado检查所选ELF是否为UG936流程生成的IBERT PS-GTR
Labtools 27-3347
Vivado 添加配置存储器时报 Labtools 27-3347
帖中未明确；回答提到 Arty A35T 可能装有两种不同 flash 类型，或同时连接了两个设
Labtools 27-3361
ILA无法捕获信号且未检测到debug hub
帖中未明确；回答推测PL_clk需PS初始化运行后才启动，否则dbg_hub时钟不活跃
Labtools 27-3366
Basys 3 打开硬件管理器报 hw_server 版本过旧
帖中未明确
Labtools 27-3403
ILA核被probes文件丢弃如何解决？
JTAG频率高于调试核时钟频率
Labtools 27-3421
Vivado 报 PL Power Status OFF 无法连接
帖中未明确；用户称 PS_POR_B 为 3.3V，器件此前正常，直到编程 LBIST 和 RS
Labtools 27-3428
ILA 核时钟停止，无法 arm ILA 核
帖中未明确
Labtools 27-3733
Vivado 2022.1 无法连接 cs_server
帖中未明确；回答中提及需检查 3042 端口防火墙设置与 cs_server 运行状态，提问者最
Labtools 27-3755
XCZU28DR 板卡下载代码报 PL 电源状态 OFF
帖中未明确；回答猜测可能是板载可编程电源被擦除、ESD 或掉电（brown out）导致，或万用
Labtoolstcl 44-473
Kintex705 上编程 mcs 文件时选错 BPI flash
所选 flash 型号 28f128p30t 与实际识别的 28f00ap30t 不一致（容量
Labtoolstcl 44-494
重装Vivado 2023.2后hw-manager报无可用目标
帖中未明确；用户怀疑与线缆驱动或中间软件/驱动未加载有关，最终换用机箱后置USB口后恢复
Labtoolstcl 44-513
Vivado Lab 编程时 HW Target 关闭、arm_da
帖中未明确；用户发现去掉 Samtec 直连排线后工作正常，示波器检查信号未见异常
Labtoolstcl 44-518
Vivado 2020.2.2 编程 Flash 报 Labtool
帖中未明确

仿真 Sim / XSim49 条

COSIM 212-330
C/RTL 联合仿真报错：顶层函数未在测试平台中调用
testbench 代码中含有 #ifdef，需要为仿真设置 CFLAG 才能调用顶层函数。
COSIM 212-331
Vitis HLS 2022.2 协同仿真因 C 仿真编译错误中止
帖中未明确；回答1怀疑与 gmp.h 相关（2020.2 加 #define __gmp_con
COSIM 212-4
Vitis HLS 2022.2 协同仿真因 C 仿真编译错误中止
帖中未明确；回答1怀疑与 gmp.h 相关（2020.2 加 #define __gmp_con
COSIM 212-430
HLS dataflow 实现 FIFO 时 cosim 报 C T
帖中未明确；回答指出 2020.2 起 ap_axis/ap_axiu 等类型只能用于顶层 AX
COSIM 212-5
Vitis HLS 2022.2 协同仿真因 C 仿真编译错误中止
帖中未明确；回答1怀疑与 gmp.h 相关（2020.2 加 #define __gmp_con
SIM 100
Vitis_HLS 2020.2 C 仿真编译失败
帖中未明确
SIM 211-100
HLS 2019.1 中 CSim 仿真失败
帖中未明确；回答中提及可能与 LIBGMP 相关警告有关，提问者最终通过修改 maketype、
Simtcl 6-50
Vivado仿真报Simtcl 6-50子进程未找到如何解决
帖中未明确；有用户称与文件所在位置有关，另有用户怀疑杀毒软件或内存访问限制，但均未确认
VRFC 10-1374
混合语言仿真elaborate步骤失败
仿真器语言设置为混合语言，导致VHDL端口s_axis_a_tvalid尺寸不匹配
VRFC 10-1377
仿真启动失败：切片方向与索引子类型范围不一致
帖中未明确；回答1推测为切片方向不一致，如std_logic_vector(15 downto
VRFC 10-149
Vivado 2018.2.2 更新后仿真报库未编译错误
帖中未明确；官方称该问题将在 2018.3 修复，建议停留在 2018.2
VRFC 10-2063
System Generator 2018.2 仿真 elabora
帖中未明确；elaborate 日志报 VRFC 10-2063，找不到模块 qrf_top_a
VRFC 10-213
RTL/C协同仿真时xbip_pipe库恢复失败
帖中未明确；回答推测与XSIM默认使用预编译库有关
VRFC 10-278
综合后仿真报USF-XSim 62编译步骤失败
帖中未明确；Tcl控制台显示VRFC 10-2063模块未找到及VRFC 10-278端口位宽不
VRFC 10-2922
Vivado xsim 构建 UVM 1.2 项目报错
帖中未明确；回答2称其案例由多个叠加的代码错误引起
VRFC 10-2987
RTL/C协同仿真时xbip_pipe库恢复失败
帖中未明确；回答推测与XSIM默认使用预编译库有关
VRFC 10-2989
行为仿真中xpm_cdc报glbl未声明
帖中未明确；回答指出glbl.v未被编译或处于unreferenced状态
VRFC 10-2991
UVM 仿真 elaboration 报 VRFC 10-2991
帖中未明确；提问者指出由 scoreboard 的 uvm_analysis_imp 引起（UV
VRFC 10-3008
仿真报错VRFC 10-3008不支持隐式端口连接怎么办
仿真器不支持隐式端口连接（.*），需改用显式端口连接
VRFC 10-3032
RTL/C协同仿真时xbip_pipe库恢复失败
帖中未明确；回答推测与XSIM默认使用预编译库有关
VRFC 10-307
Vivado 2018.2.2 更新后仿真报库未编译错误
帖中未明确；官方称该问题将在 2018.3 修复，建议停留在 2018.2
VRFC 10-3180
仿真elaborate步骤失败
帖中未明确；回答者复现时出现VRFC 10-3180，提示在tb.v中实例化DUT时找不到端口'
VRFC 10-3195
Vitis 构建自定义 RTL kernel 时报无法打开 incl
帖中未明确
VRFC 10-3355
VRFC 10-3355 端口类型不匹配
帖中未明确；回答推测顶层 A1 声明类型与 register_file 中 logic 不一致，
VRFC 10-3463
仿真无约束 signed 矩阵函数时报 VRFC 10-3463
帖中未明确，提问者认为疑似工具 bug；同一代码在 Aldec 仿真器中正常
VRFC 10-3715
Vivado HLS 仿真报 XSIM 43-3322 静态展开失败
帖中未明确
VRFC 10-449
Vivado 安装目录无写权限导致 VRFC 10-449
Vivado 以 root 权限安装，普通用户对安装目录无写权限，xelab 需向该目录写入文件
VRFC 10-666
MDM 3.2 IP仿真启动失败如何解决？
C_DBG_MEM_ACCESS=1时bus_master模块LMB地址由AXI地址拼接，C_M
VRFC 10-704
iSIM 2016.2 时序仿真因 VRFC 10-704 报错失败
工具在 opt_design 阶段优化逻辑时添加了名为 lopt 的端口，源文件和行为仿真中不存
VRFC 10-724
HLS deadlock_detection 生成 VHDL 代码
生成的 vadd_control_s_axi.vhd 中 ap_local_deadlock 为
VRFC 10-8801
后综合仿真找不到实体架构rtl
帖中未明确；回答指出后综合网表非原始RTL，泛型被常量替换，testbench模块定义可能不匹配
XSIM 43-3225
Vivado 2015.2 行为仿真 elaborate 步骤失败
帖中未明确；有回答称变量名冲突（如 config）可触发，日志显示 XSIM 43-3225 找
XSIM 43-3238
AXI VIP 示例设计仿真链接失败
帖中未明确；提问者称在已有工程中添加 axi_vip_0 后生成示例工程会报错，改为从新建空工程
XSIM 43-3268
Vivado 2018.3 仿真启动失败：launch_simula
帖中未明确；用户将 pwmbenh.v 中 reg led 改为 wire led 后仿真恢复正
XSIM 43-3321
MDM 3.2 IP仿真启动失败如何解决？
C_DBG_MEM_ACCESS=1时bus_master模块LMB地址由AXI地址拼接，C_M
XSIM 43-3322
仿真启动失败：切片方向与索引子类型范围不一致
帖中未明确；回答1推测为切片方向不一致，如std_logic_vector(15 downto
XSIM 43-3345
重新运行仿真时报launch_simulation失败
帖中未明确；报错提示xsimk.exe被占用或访问被拒，需管理员权限删除
XSIM 43-3356
launch_simulation 因先前错误失败
帖中未明确，回答推测为权限问题、目录路径不存在或非相对路径，或操作系统不受支持
XSIM 43-3409
仿真elaborate步骤失败，编译生成的C文件报错
帖中未明确；回答推测与机器环境、Vivado版本支持的OS、VC++ 2008 runtime
XSIM 43-3410
XSIM 编译生成的 C 文件失败
帖中未明确；回答提到可能与操作系统版本或机器配置有关
XSIM 43-3915
仿真elaborate步骤失败，编译生成的C文件报错
帖中未明确；回答推测与机器环境、Vivado版本支持的OS、VC++ 2008 runtime
XSIM 43-3980
XSIM 不支持 SystemVerilog 非整型 typedef
帖中未明确
XSIM 43-4099
仿真elaborate步骤失败
帖中未明确；回答指出fp_ad_sub.v中模块fp_add_sub缺少timescale，而设
XSIM 43-4187
VHDL 2008子程序声明中的泛型子句仿真不支持
帖中未明确；回答推测procedure的泛型可能不被支持
XSIM 43-4316
Vivado 仿真报错 XSIM 43-4316 找不到 xil_d
帖中未明确；回答指出 xil_defaultlib 是库而非文件，并建议在 VHDL 文件顶部加
XSIM 43-4323
Vivado 2015.2 行为仿真 elaborate 步骤失败
帖中未明确；有回答称变量名冲突（如 config）可触发，日志显示 XSIM 43-3225 找
XSIM 43-4542
XSIM 混合语言仿真层次引用报错
帖中未明确；回答仅指出混合语言仿真存在限制，Verilog/SV 层次引用不能指向 VHDL 单
XSim 15
Vivado仿真报错USF-XSim-15无法写入文件
帖中未明确
XSim 62
elaborate 步骤执行失败报 USF-XSim-62
帖中未明确；回答指出这是 elaborate 失败的通用消息，需查 elaborate.log，

IP 与 Block Design57 条

BD 41-1030
Vivado 2018.2 中 Utility Buffer IP
帖中未明确；用户推测 .XIT 文件中除号运算符参数被插入非数值的 "NULL--" 导致
BD 41-1273
Vivado 2020.2 打开 block design 时崩溃如
仓库中检入文件过多且 .xci 来自不同版本，缺少必要文件；用 write_tcl 重建并只保留
BD 41-1336
如何为含自定义IP的Vivado工程更换目标器件
更换器件后IP及子核需重新生成，部分未在report_ip_status中列出的IP仍处于锁定状
BD 41-1348
BD 41-1348 复位引脚连接到异步复位源
帖中未明确；回答推测 IP integrator 不深入各模块细节，只在系统级按各模块属性检查，
BD 41-1630
BD 41-1630：地址空间中所有从段被排除
帖中未明确；回答指出 Address Editor 中 Network 3 被 Exclude，
BD 41-1660
复位引脚连接到异步复位源报错
帖中未明确
BD 41-2162
重建工程后BD中RTL模块连接丢失
2020.2已知问题，仅在版本控制流程中使用Module referenced blocks时触
BD 41-2168
Vivado 2018.3 中 AXI Ethernet IP 运行
帖中未明确
BD 41-237
AXI Interconnect 报 AWUSER_WIDTH 不匹
帖中未明确（回答称是已知问题，AXI Interconnect 不会修复）
BD 41-241
AXI Interconnect 参数校验失败报错 BD 41-24
帖中未明确
BD 41-2589
导出平台时无法为BD生成hpfm文件
帖中未明确；TCL日志显示 invalid command name "sdsoc::creat
BD 41-6
MIG 的 blockdesign 复制导入后丢失端口怎么办
MIG 依赖 mig_a.prj、system.bxml、*.xci 等额外文件，仅复制 *.b
BD 41-758
Vivado中BD 41-758时钟引脚未连接有效时钟源错误如何解决
M_AXI端口需要时钟输入，通常应连接到同一PS块的PL_0时钟输出；未连接或连接到非时钟信号即
BD 41-94
添加AXI性能监视器后Make wrapper失败
帖中未明确
BD 5-390
Vivado运行Model Composer Lab6报BD 5-3
lab6_design.tcl中projdir/repodir指向C盘默认路径，且第23行sou
BD 5-683
Vitis 2021.1 在 U55c 和 U280 上构建正常，但
帖中未明确
Common 17-107
生成DisplayPort 1.4 TX示例设计时报只读属性错误
帖中未明确，回答中怀疑是DP license问题
Common 17-1293
仿真时出现路径不可写错误
帖中未明确
Common 17-1374
Vivado 显示测试失败，检查 DISPLAY 环境变量与 X s
帖中未明确；提问者称两台机器 DISPLAY 设置相同且正确
Common 17-14
Router failed to resolve global co
帖中未明确
Common 17-1404
Vivado工程移植后综合报297个解密错误
帖中未明确
Common 17-153
Vivado 2020.2 仿真报错 Common 17-153
参数 project.enableNetlistSimulationForVersal 在 20
Common 17-1548
z7035 pcie_7x tandem prom布线报17-154
帖中未明确；回答推测为foreach的cell过多导致循环数过多，与PCIe驱动告警无关
Common 17-161
设备树生成时Hsi 55-1545与Common 17-161报错
设备树生成器不支持AXI4-Stream Subset converter连接到外部AXI4-S
Common 17-162
2023.2 Vivado 生成仿真脚本失败
部分 IP 的 core container 名称与 name 属性不一致，导致 extract
Common 17-165
生成比特流时报Common 17-165错误怎么办
帖中未明确
Common 17-167
隔离设计流程VIV报告检查用户自定义DRC规则时出现类型错误
帖中未明确
Common 17-170
XC7V2000T 编程 BPI Flash 报 Labtools
帖中未明确
Common 17-179
VPL 60-1328：vpl 运行失败导致链接失败
帖中未明确；用户在 Vivado 项目目录 runme.log 中发现 Fork failed:
Common 17-180
Vivado 2022.1 归档项目时出现 Spawn failed
帖中未明确；回答指出 Windows 10 21H2 不在 User Guide 973 支持范
Common 17-1990
Vivado安装板卡时git fetch失败
帖中未明确
Common 17-206
Vitis 预综合失败但无其他明显报错
帖中未明确；'pre-synthesis failed' 是笼统错误，最可能是代码错误（编码风格
Common 17-217
安装Vivado 2025.2时报错Failed to load f
部分Versal RF Beta器件未安装；2025.2需单独设置环境变量才能安装Beta器件
Common 17-223
Vitis 创建平台报 System DTS File does n
帖中未明确
Common 17-275
Vivado 2019.1 自动生成的 DPU AXI SmartC
帖中未明确
Common 17-345
Vivado 2023.2 报许可证未找到
许可证 version limit 为 2023.02（即 2023 年 2 月），仅适用于 2
Common 17-348
Model Composer 与 Matlab 在 Ubuntu/W
Windows 端为 Vivado Synthesis license 缺失；Ubuntu 端
Common 17-354
综合时报错无法打开'C'写入及安装用户应用失败
帖中未明确；有回答称与Windows路径长度有关，但提问者路径最长仅160字符，且AMD员工未能
Common 17-356
综合时报错无法打开'C'写入及安装用户应用失败
帖中未明确；有回答称与Windows路径长度有关，但提问者路径最长仅160字符，且AMD员工未能
Common 17-39
Vitis 导入 SDK 双核工程失败
帖中未明确；SDK 2019.1.x 曾提示 sdps driver v3.3 不可用，升级 d
Common 17-49
Vivado 2020.1 布线时路由器致命异常
帖中未明确；官方在 Ubuntu 18.04.01、CentOS 7.4、RHEL 7.4 上无
Common 17-53
导出平台时无法为BD生成hpfm文件
帖中未明确；TCL日志显示 invalid command name "sdsoc::creat
Common 17-55
SU35P BANK47 DDR4与MIPI共用BYTE导致布线失败
DDR占用7个bitslice_control、MIPI占用1个，二者落在同一BYTE引发布线冲
Common 17-673
PetaLinux 2023.2 构建 Zynq7000 FSBL
XSA 中禁用了 ps_uart_0/1 而使用 axi_uart16550_0，但 PetaL
Common 17-680
MIG/Advanced IO Wizard IP核生成失败及Win
Windows对路径长度有260字符限制，路径超长时Vivado及其子工具可能失败
Common 17-685
Vivado 2025.1 tclapp::install juni
帖中未明确；回答推测可能与系统日期、时间或时区设置不正确有关
Common 17-69
Placer 报错无法放置 BUFG 的解决方法
7V-2000T 有四个 SLR，每个 SLR 有 32 个 BUFG，但各 SLR 中对应的
Common 17-70
VPL 60-1328：vpl 运行失败导致链接失败
帖中未明确；用户在 Vivado 项目目录 runme.log 中发现 Fork failed:
Common 17-94
Vivado执行open_dsa时报错无法创建文件
帖中未明确
IP 78-135
布局阶段失败，日志中出现IP缓存路径过长警告
帖中未明确；有回答猜测是IP缓存路径长度限制导致，另有回答认为来自某个IP TCL，参数无效
Netlist 29-160
如何消除Netlist 29-160关于iostandard和PAC
自动生成的<design>_blk_processing_system7_0_1.xdc试图修改
Netlist 29-180
综合失败：找不到IP文件且FIFO36E2不被支持
帖中未明确；工具无法正确找到IP源文件，且FIFO36E2对zynq器件不受支持
Netlist 29-1852
Netlist 29-1852：IBUF OBUF 插入规则文件无法
帖中未明确；版主用相同示例代码综合未复现，提问者最终重装 Vivado 后问题解决
Netlist 29-33
PBlock 调整后 DSP48E1 属性类型不匹配报错
帖中未明确
Netlist 29-57
打开综合后设计时报IP许可证错误
帖中未明确；回答称Internal_bitstream特性缺失可忽略，与实际的IP核许可证问题无
Project 1-1038
导出平台时无法为BD生成hpfm文件
帖中未明确；TCL日志显示 invalid command name "sdsoc::creat
Project 1-486
自定义IP中集成Xilinx除法器IP报黑盒错误
打包自定义IP时未正确包含div_gen子IP的.xci文件，导致其被当作黑盒

DRC 与约束31 条

Constraints 18-5210
Router failed to resolve global co
帖中未明确
DRC 23-20
ODELAY 缺少 IDELAYCTRL 导致 DRC 23-20
设计中使用 ODELAY 但未实例化 IDELAYCTRL；IDELAYCTRL 提供参考时钟以
DRC BIVB-1
ZCU106实现时IOSTANDARD报错如何解决？
帖中未明确；回答推测Bank 65为HP bank，LVCMOS12不支持12mA驱动强度
DRC BIVC-1
Artix-7 MIG7 IOSTANDARD与Bank电压冲突如何
帖中未明确
DRC CASC-29
Firesim 自定义设计生成比特流时出现 CASC-29 DRC
帖中未明确；用户推测其修改 tracerv 模块增加了 BRAM 需求，导致级联 RAMB 的
DRC CHECK-4
DRC CHECK-4：物理DRC检查结果不完整
帖中未明确；最终发现是.bashrc中默认语言设为法语而非美式英语所致
DRC HDPR-18
DRC HDPR-18：可重配置Pblock未覆盖BUFGCE单元
帖中未明确；用户猜测是Vitis在BUFG优化阶段插入的BUFGCE_inst导致
DRC HDTC-12
PCIe tandem 模式下 iLA 调试核触发 DRC HDTC
帖中未明确；用户称同一 PCIe IP 与 iLA 核在 KU040/060/095 上正常，仅
DRC INBB-3
DPU IP在Pynq-Z2上出现DSP48E2黑盒DRC错误
帖中未明确；回答推测DSP48E2为UltraScale/UltraScale+原语而Pynq-
DRC LUTLP-1
DRC LUTLP-1 组合环错误导致比特流生成失败
帖中未明确；回答3提到漏写 if rising_edge(CLKx) then ... end
DRC MDRV-1
Vivado综合报DRC MDRV-1多重驱动如何解决
帖中未明确；仅指出网表中端口显示为input而非inout
DRC NSTD-1
定义IOSTANDARD时写bitstream报DRC NSTD-1
axi_gpio_ps2勾选All Inputs后顶层tri端口无驱动，IOSTANDARD不生
DRC PLHDIO-4
ZCU208差分时钟驱动PLL/MMCM触发PLHDIO-4 DRC
帖中未明确（回答称HD bank中不存在所添加的PLL/MMCM等资源，工具无法布线）
DRC PLIDC-2
IDELAYCTRL 关联的 IODELAY_GROUP 中缺少 I
仅对 IDELAYCTRL 设置了 IODELAY_GROUP，组内没有 IODELAYE3 单
DRC PLIDC-3
IDELAYCTRL 关联的 IODELAY_GROUP 中缺少 I
仅对 IDELAYCTRL 设置了 IODELAY_GROUP，组内没有 IODELAYE3 单
DRC PLIDC-4
IDELAYCTRL 与 IODELAY 时钟区域冲突 DRC 报错
IODELAY_GROUP (MB_SUBSYSTEM_MIG_7SERIES_0_0_IODE
DRC PLIDC-5
部分重配置中IDELAYCTRL未关联导致布局失败
帖中未明确；工具在PR模式下未能自动复制IDELAYCTRL，疑似已知问题待修复
DRC PLIDC-8
IDELAYCTRL 与 IODELAY 时钟区域冲突 DRC 报错
IODELAY_GROUP (MB_SUBSYSTEM_MIG_7SERIES_0_0_IODE
DRC PLOD-1
AXI 1G/2.5G Ethernet IP 实现 RGMII 时
帖中未明确（回答指向 AR 67641 说明与器件 RGMII 实现的 PCB 设计规则有关）
DRC PLSTAT-4
Vitis 2023.2 构建 HLS 时出现非法布局错误
帖中未明确
DRC PORTPROP-6
DIFF_TERM_ADV属性与DIFF_SSTL12 I/O标准不
帖中未明确；回答推测I/O标准与ODT属性不兼容
DRC REQP-1581
实现阶段遇到 DRC REQP-1581 obuf_loaded 报
帖中未明确；回答推测为第三方综合工具在网表中推断出 OBUFT 所致
DRC REQP-1929
生成比特流时报 DRC RTSTAT-2 部分布线错误
帖中未明确；回答指出 GT 参考时钟应由 FPGA 专用端口的 IBUFDS_GTEx 驱动，而
DRC RTRES-1
DRC RTRES-1：时钟网络被设为 BACKBONE 但未使用骨
帖中未明确；发帖人后称新版 Vivado 要求 MIG 向 clock wizard 提供时钟而
DRC RTSTAT-1
Kintex-UltraScale 上 10G/25G 以太网子系统
帖中未明确；用户最终改为在单个 IP 内配置两个 pcs/pma 核解决，并怀疑与 GT 位置选
DRC RTSTAT-2
生成比特流时报 DRC RTSTAT-2 部分布线错误
帖中未明确；回答指出 GT 参考时钟应由 FPGA 专用端口的 IBUFDS_GTEx 驱动，而
DRC RTSTAT-5
部分布线网络与部分天线DRC报错
帖中未明确，怀疑placer未能为MUXF8和MUXF9找到合适位置
DRC RTSTAT-6
Vivado 2022.1 生成比特流失败：DRC RTSTAT-6
帖中未明确；仅提及该问题在此版本中只对 MMCME*_ADV 的特定分频设置出现，且只在 Gen
DRC SLRC-1
Vivado中如何解决DRC SLRC-1错误
帖中未明确
DRC UCIO-1
Aurora IP 重新编译后比特流生成报 DRC UCIO-1 错
帖中未明确；回答推测 rxn、rxp、txp、txn 引脚未指定位置约束，但显式添加约束后工具仍
UCIO 1
Nexys 4 Video板DRC引脚约束错误如何解决
部分端口未定义IOSTANDARD，使用了与板卡规格不匹配的默认值；用户最终通过NexysVid

HLS / Vitis37 条

Coretcl 2-106
恢复ZCU106 HDMI示例工程报错找不到器件
脚本指定的器件为ES版xczu7ev-ffvc1156-2-i-es2，环境中未安装该ES器件；
Coretcl 2-1134
Vivado TCL 生成 arb_master IP 报 VLNV
帖中未明确；回答推测需检查 IP 仓库路径，该 IP 位于 data/ip/interfaces
HLS 200-1013
HLS 200-1013：捆绑总线接口 gmem 数据流检查失败
帖中未明确
HLS 200-111
Vitis 预综合失败但无其他明显报错
帖中未明确；'pre-synthesis failed' 是笼统错误，最可能是代码错误（编码风格
HLS 200-112
Vitis 预综合失败但无其他明显报错
帖中未明确；'pre-synthesis failed' 是笼统错误，最可能是代码错误（编码风格
HLS 200-1449
HLS 200-1449 警告含义不明
帖中未明确
HLS 200-1608
从NFS挂载的Vivado运行帧缓冲写入综合报错
帖中未明确；回答猜测与NFS只读挂载配置有关
HLS 200-1715
HLS 2022.2 综合时报 HLS 200-1715 错误
帖中未明确；仅提到所分享内容似乎只有 header.h 而无源文件
HLS 200-2014
Vitis HLS2024.1综合报错无法生成hbm_helper_
帖中未明确
HLS 200-445
HLS 综合生成 RTL 时报 HLS 200-445 错误
帖中未明确
HLS 200-478
synth_1 未启动导致无法打开
帖中未明确；回答推测可能是 VHDL 代码端口定义错误、工程损坏或 runs/synth_1 目
HLS 200-70
Vitis HLS C综合结束后报调用vitis_hls错误
帖中未明确；提问者推测是C综合后调用vitis_hls打开报告时服务器图形界面已关闭所致
HLS 200-777
Vitis 预综合失败但无其他明显报错
帖中未明确；'pre-synthesis failed' 是笼统错误，最可能是代码错误（编码风格
HLS 200-819
数据驱动方式写HLS综合失败
帖中未明确
HLS 200-970
HLS dataflow内部流未恰好生产消费一次
帖中未明确；回答指出可能违反dataflow canonical region规则，且内层for
HLS 200-992
HLS dataflow内部流未恰好生产消费一次
帖中未明确；回答指出可能违反dataflow canonical region规则，且内层for
HLS 207-3339
Vitis HLS 找不到 choleskyInverse 函数
帖中未明确
HLS 207-3638
HLS 报错：当前目标不支持线程局部存储
帖中未明确；回答建议检查综合 CFLAGS 及所包含库是否可综合
HLS 207-3729
构建xnik_mem_benchmark设计时HLS综合报错
帖中未明确
HLS 207-812
accumulate例程手动设置Synthesis路径后C_synt
帖中未明确，提问者认为可能是BUG，并发现script.tcl中的add_files cflag
HLS 214-193
Vitis HLS 2020.2 预综合失败但未提示错误
帖中未明确；回答1复现时出现指针比较不支持的报错，但提问者称其版本未提示错误
HLS 214-244
使用hls_FFT时数组与hls::stream的异常问题
帖中未明确
VPL 12-1363
Vitis设计综合失败：vpl运行报wait_on_runs错误
帖中未明确，回答推测可能因内存不足
VPL 18-1000
设计因拥塞等级7无法布线
帖中未明确；回答推测为面积优化策略使逻辑过于集中导致局部布线资源不足，或设计输入输出依赖过多
VPL 35-3
设计因拥塞等级7无法布线
帖中未明确；回答推测为面积优化策略使逻辑过于集中导致局部布线资源不足，或设计输入输出依赖过多
VPL 4
xocc双时钟内核时序不满足导致自动降频失败
帖中未明确
VPL 4-23
DPU TRD 构建失败：RAMB18/RAMB36 资源超额
设计所需 RAMB18/RAMB36/FIFO 单元数超过目标器件可用资源（需 1967，仅 1
VPL 41-237
Vitis 中使用多个 xo 文件时报 FREQ_HZ 不匹配
帖中未明确；提问者推测与打包 IP 时选择 Ignore Freq_Hz 及两个 xo 的时钟频
VPL 60-1142
VPL 60-1328：vpl 运行失败导致链接失败
帖中未明确；用户在 Vivado 项目目录 runme.log 中发现 Fork failed:
VPL 60-1328
VPL 60-1328：vpl 运行失败导致链接失败
帖中未明确；用户在 Vivado 项目目录 runme.log 中发现 Fork failed:
VPL 60-704
VPL 18-1000 布线结果校验失败（部分冲突网络）
帖中未明确
VPL 60-732
Vitis设计综合失败：vpl运行报wait_on_runs错误
帖中未明确，回答推测可能因内存不足
VPL 60-773
Versal ACAP AIE 教程第3步构建 link 报 VPL
帖中未明确；回答称是 2023.2/2024.1/2024.2 与 xvve2302 器件的已知
VPL 60-806
VPL 60-1328：vpl 运行失败导致链接失败
帖中未明确；用户在 Vivado 项目目录 runme.log 中发现 Fork failed:
XOCC 60-398
VPL 18-1000 布线结果校验失败（部分冲突网络）
帖中未明确
XOCC 60-626
VPL 18-1000 布线结果校验失败（部分冲突网络）
帖中未明确
XOCC 60-703
VPL 18-1000 布线结果校验失败（部分冲突网络）
帖中未明确

其它 Vivado 报错15 条

Vivado 12-1272
Vivado 12-12726：HLS 导出 IP 失败
帖中未明确；有回答指出该错误在 UHD SDI GT IP core 上通过添加对应 IP 的补
Vivado 12-1345
ZCU102移植到ZCU106后DRC未布线网络错误如何解决
帖中未明确
Vivado 12-1363
v_hdmi_tx IP 导致 pdi 生成失败
帖中未明确；回答推测可能是设计中 IP 核（如 v_hdmi_tx）的 license 问题
Vivado 12-1409
SLICEM 中 LUT 单元布局报错：实例 loc 被阻塞
帖中未明确；回答称被阻塞的 site 由 placer 决定，目前无文档说明，且该设计中 A5L
Vivado 12-1411
Vitis 2020.2 中 LOC 约束无法放置 GTY 8 la
postopt.tcl 中额外的收发器引脚约束将 2 个 QSFP 的数据和参考时钟分配与 gt
Vivado 12-180
差分时钟输入时钟缓冲器时出现Place 30-675错误
帖中未明确；回答指出报错端口并非全局时钟能力端口(IO_L5N_HDGC_44)，实际为IO_L
Vivado 12-3466
后综合仿真找不到实体架构rtl
帖中未明确；回答指出后综合网表非原始RTL，泛型被常量替换，testbench模块定义可能不匹配
Vivado 12-4473
MDM 3.2 IP仿真启动失败如何解决？
C_DBG_MEM_ACCESS=1时bus_master模块LMB地址由AXI地址拼接，C_M
Vivado 12-4739
set_false_path 未忽略异步时钟间时序怎么办？
create_clock 约束写在 set_clock_groups 等时序约束之后，导致 ge
Vivado 12-4895
导出平台时无法为BD生成hpfm文件
帖中未明确；TCL日志显示 invalid command name "sdsoc::creat
Vivado 12-8222
Model Composer 与 Matlab 在 Ubuntu/W
Windows 端为 Vivado Synthesis license 缺失；Ubuntu 端
Vivado 12-8300
Vivado 2022.2 中 Video Processing S
帖中未明确；重装/修复 Linux 服务器上的 Vivado 安装后问题解决
Xicom 50-162
Vitis Program Flash 等待 uboot 提示超时
帖中未明确；回答推测 program flash 工具底层使用从 DDR 执行的 mini ub
Xicom 50-186
Vitis 2024.2 编程 Flash 时无法识别新 SPI F
帖中认为 Vitis 工具数据库未登记该新 Flash 器件（JEDEC ID、厂商 ID、存储
Xicom 50-38
修改后bitfile经JTAG编程报hw_server失败
帖中未明确
← 返回知识库